项目描述 ：
高中時期做的電路設計，包含電子學與數位邏輯

高级语言： Verilog

项目主页：

项目地址: git://github.com/TKLabStudio/Circuit-Design.git

创建时间： 2020-04-07T15:08:22Z
项目社区：https://github.com/TKLabStudio/Circuit-Design
开源协议：
下载