项目描述 ：
Academic project for the course of Digital Systems Design. The aim of the project was to design and implement an IIR audio filter on FPGA

高级语言： VHDL

项目主页：

项目地址: git://github.com/gabrielebaris/iir-audio-filter-fpga.git

创建时间： 2018-03-29T16:46:51Z
项目社区：https://github.com/gabrielebaris/iir-audio-filter-fpga
开源协议：MIT License
下载