项目描述 ：
Verilog code to run the YL-3 8 digit 7 segment display.

高级语言： Verilog

项目主页：

项目地址: git://github.com/ellisgl/Driver-YL-3.git

创建时间： 2015-12-31T22:17:12Z
项目社区：https://github.com/ellisgl/Driver-YL-3
开源协议：BSD 3-Clause "New" or "Revised" License
下载