项目作者： lorenzozane
项目描述 ：
La specifica è ispirata al metodo di codifica a bassa dissipazione di potenza denominato “Working Zone”: lo scopo del progetto è implementare un componente hardware, descritto in VHDL, che, preso in ingresso un address (8 bit con indirizzi validi tra 0 e 127) ed un pool di 8 working zone definita come un intervallo di indirizzi di dimensione fissa che parte da un indirizzo base (anch’esso ad 8 bit), calcola se l’address appartiene ad una working zone.
高级语言： VHDL
项目地址: git://github.com/lorenzozane/ProgettoRetiLogiche2020.git
