项目描述 ：
Benchmarks for Approximate Circuit Synthesis

高级语言： Verilog

项目主页：

项目地址: git://github.com/scale-lab/BACS.git

创建时间： 2020-04-14T19:26:20Z
项目社区：https://github.com/scale-lab/BACS
开源协议：
下载