FPGA/ASIC Seven-Segment-with-Tang-Primer-FPGA 返回
项目作者： ombhilare999

项目描述 ：
Seven Segment Interface with Tang Primer
高级语言： Verilog
项目地址: git://github.com/ombhilare999/Seven-Segment-with-Tang-Primer-FPGA.git
创建时间： 2021-01-02T20:13:20Z
项目社区：https://github.com/ombhilare999/Seven-Segment-with-Tang-Primer-FPGA
开源协议：MIT License
下载