注册
登录
FPGA/ASIC
fpga-ethernet-udp
返回
项目作者:
AdamChristiansen
项目描述 :
An HDL design for sending data over Ethernet
高级语言:
SystemVerilog
项目主页:
项目地址:
git://github.com/AdamChristiansen/fpga-ethernet-udp.git
创建时间:
2018-09-04T20:42:34Z
项目社区:
https://github.com/AdamChristiansen/fpga-ethernet-udp
开源协议:
MIT License
下载