项目描述 ：
Hardware Simulation using Icarus Verilog EDA Playground for a half adder circuit design and test bench.

高级语言： SystemVerilog

项目主页：

项目地址: git://github.com/hidrogencloride/verilog-halfAdder.git

创建时间： 2017-03-24T21:36:56Z
项目社区：https://github.com/hidrogencloride/verilog-halfAdder
开源协议：
下载