项目描述 ：
Project for an RPU RISC-V system on chip implementation on the Digilent Arty S7-50 FPGA development board.

高级语言： VHDL

项目主页：

项目地址: git://github.com/Domipheus/ArtyS7-RPU-SoC.git

创建时间： 2018-09-11T22:05:06Z
项目社区：https://github.com/Domipheus/ArtyS7-RPU-SoC
开源协议：Apache License 2.0
下载