FPGA入门教程

立即下载 作者: 子阳
上传时间: 2024-04-20
关键词: 电路 逻辑 设计 电平 时序 数字 组合 输出 输入 信号
大小 341.8 KB
描述
FPGA入门教程
1．数字电路设计入门
2．FPGA简介
3．FPGA开发流程
4．RTL 设计
5．QuartusⅡ设计实例
6. ModelSim和Testbench1.
数字电路设计入门
1.1数字电路设计
数字电路设计的核心是逻辑设计。 通常，数字电路的逻辑值只有 ‘1’和‘0’，表征的是模拟
电压或电流的离散值，一般 ‘1’代表高电平， ‘0’代表低电平。
高低电平的含义可以理解为， 存在一个判决电平， 当信号的电压值高于判决电平时， 我
们就认为该信号表征高电平，即为 ‘1’。反之亦然。
当前的数字电路中存在许多种电平标准， 比较常见的有 TTL、CMOS、LVTTL、LVCMOS、
ECL、PECL、LVDS、HSTL、SSTL等。这些电平的详细指标请见《补充教程 1：电平标准》。
数字电路设计大致可分为组合逻辑电路和时序逻辑电路。
一般的数字设计的教材中对组合逻辑电路和时序逻辑电路的定义分别为：组合逻辑电
路的输出仅与当前的输入有关， 而时序逻辑电路的输出不但与输入有关， 还和系统上一个状
态有关。
但是在设计中，我们一般以时钟的存在与否来区分该电路的性质。由时钟沿驱动工作
的电路为时序逻辑电路。 大家注意， 这两种电路并不是独立存在的， 他们相互交错存在于整
个电路系统的设计中。
1.1.1 组合逻辑电路
组合逻辑电路由任意数目的逻辑门电路组成，一般包括与门、或门、非门、异
或门、与非门、或非门等。一般的组合逻辑电路如下图：
其中A,B,C,D,E,F 为输入， G为输出。
1.1.2 时序逻辑电路
时序逻辑电路由时钟的上升沿或下降沿驱动工作， 其实真正被时钟沿驱动的是电路中的
触发器（ Register），也称为寄存器。触发器的工作原理和参数如下图：
下面是两个简单的时序逻辑电路例子：
(1)、时钟分频电路
该时序电路的功能为实现对时钟 ’clk’的 4 分频，其中’clk_2’为 2分频时钟， ’clk_4’为 4 分频时
钟，’enable’为该电路的使能信号。其功能仿真波形如下图所示：
(2)、序列检测器
该时序电路实现了一个序列检测器， 当输入序列 ‘datain ’中出现 ‘101’时，标志位 F 将输出 ‘1’，
其他时刻输出 ‘0’。电路中 ‘clk ’为时钟信
目录
电路/逻辑/设计/电平/时序/数字/组合/输出/输入/信号/ 电路/逻辑/设计/电平/时序/数字/组合/输出/输入/信号/