注册
登录
FPGA/ASIC
Neural-Network-Layer-Generator
返回
项目作者：
SalomeDevkule7
项目描述 ：
Application Specific Integrated Circuit(ASIC)
高级语言：
SystemVerilog
项目主页：
项目地址:
git://github.com/SalomeDevkule7/Neural-Network-Layer-Generator.git
创建时间：
2018-06-07T19:49:46Z
项目社区：
https://github.com/SalomeDevkule7/Neural-Network-Layer-Generator
开源协议：
下载
