我一直在开发一个IP,它工作得很好,直到我在一个项目中使用它。
之后,两个fpga的输出引脚根本不起作用!经过一些调查,我才意识到,……
中的“关” Reg (s) 列并不意味着引脚被关闭。
Reg (s)
这意味着IOB配置为使用“ 的 Ø 强> 本安输出 的 F 强> 唇 的 F 强> 砍“:)
其他模式可能包括IFF,ODDR,ENFF等。